

Docket No.: 65933-042

PATENT

IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

In re Application of	:	Customer Number: 20277
Yukihiro NOGUCHI, et al.	:	Confirmation Number:
Serial No.:	:	Group Art Unit:
Filed: September 23, 2003	:	Examiner: Unknown
For: SIGNAL TRANSMISSION CIRCUIT AND DISPLAY APPARATUS	:	

**CLAIM OF PRIORITY AND
TRANSMITTAL OF CERTIFIED PRIORITY DOCUMENT**

Mail Stop CPD
Commissioner for Patents
P.O. Box 1450
Alexandria, VA 22313-1450

Sir:


In accordance with the provisions of 35 U.S.C. 119, Applicants hereby claims the priority of:

Japanese Patent Application No. 2002-283397, filed September 27, 2002

cited in the Declaration of the present application. A certified copy is submitted herewith.

Respectfully submitted,

MCDERMOTT, WILL & EMERY


Arthur J. Steiner
Registration No. 26,106

600 13th Street, N.W.
Washington, DC 20005-3096
(202) 756-8000 AJS:tlb
Facsimile: (202) 756-8087
Date: September 23, 2003

U5933-042
NOGUCHI et al.
September 23, 2003

日 本 国 特 許 庁
JAPAN PATENT OFFICE

McDermott, Will & Emery

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出 願 年 月 日 2 0 0 2 年 9 月 2 7 日
Date of Application:

出 願 番 号 特 願 2 0 0 2 - 2 8 3 3 9 7
Application Number:
[ST. 10/C]: [J P 2 0 0 2 - 2 8 3 3 9 7]

出 願 人 三 洋 電 機 株 式 会 社
Applicant(s):

2 0 0 3 年 8 月 1 3 日

特許庁長官
Commissioner,
Japan Patent Office

今 井 康 夫



出証番号 出証特 2 0 0 3 - 3 0 6 5 2 0 7

【書類名】 特許願

【整理番号】 NPC1020052

【提出日】 平成14年 9月27日

【あて先】 特許庁長官殿

【国際特許分類】 G09F 9/30
G09G 3/20
G09G 3/30

【発明者】

【住所又は居所】 大阪府守口市京阪本通2丁目5番5号 三洋電機株式会社
社内

【氏名】 野口 幸宏

【発明者】

【住所又は居所】 大阪府守口市京阪本通2丁目5番5号 三洋電機株式会社
社内

【氏名】 加屋 純佳

【特許出願人】

【識別番号】 000001889

【氏名又は名称】 三洋電機株式会社

【代理人】

【識別番号】 100105924

【弁理士】

【氏名又は名称】 森下 賢樹

【電話番号】 03-3461-3687

【手数料の表示】

【予納台帳番号】 091329

【納付金額】 21,000円

【提出物件の目録】

【物件名】 明細書 1

【物件名】 図面 1

【物件名】	要約書	1
【プルーフの要否】	要	

【書類名】 明細書

【発明の名称】 信号伝搬回路および表示装置

【特許請求の範囲】

【請求項 1】 それぞれが異なる回路素子から出力される信号を伝搬する複数の信号経路と、それらが集結して形成されるひとつの出力経路とを含み、

前記複数の信号経路にはそれぞれバッファ素子と、そのバッファ素子の出力を受けるスイッチ素子とが設けられ、そのスイッチ素子の出力どうしが結線されて前記出力経路が形成され、

前記出力経路にはバッファ素子が設けられ、

動作モードに応じて前記複数の信号経路のいずれかのスイッチ素子がオンとなって目的の信号が選択され、出力経路へ伝搬されることを特徴とする信号伝搬回路。

【請求項 2】 前記複数の信号経路に設けられたバッファ素子と、前記出力経路に設けられたバッファ素子の両方を通過することによって前記目的の信号が所望の出力特性を得るべく、バッファ素子が分散的に配置されたことを特徴とする請求項 1 に記載の信号伝搬回路。

【請求項 3】 前記異なる回路素子はそれぞれ、複数の画素回路を順次駆動するブロックにおいて、駆動を正方向または逆方向で行う際に最終段となる回路素子であり、前記動作モードは、駆動を正方向または逆方向で行うことに対応して切り替わることを特徴とする請求項 1 または 2 に記載の信号伝搬回路。

【請求項 4】 複数の画素回路と、

これらの画素回路を順次駆動する回路ブロックと、

この回路ブロックにおいて、駆動を正方向または逆方向で行う際にそれぞれ最終段となる回路素子から出力される信号を伝搬する複数の信号経路と、

それらの信号経路が集結して形成されるひとつの出力経路とを含み、

前記複数の信号経路にはそれぞれバッファ素子と、そのバッファ素子の出力を受けるスイッチ素子とが設けられ、そのスイッチ素子の出力どうしが結線されて前記出力経路が形成され、

前記出力経路にはバッファ素子が設けられ、

前記回路ブロックにおける駆動の方向に応じて前記複数の信号経路のいずれかのスイッチ素子がオンとなって目的の信号が選択され、出力経路へ伝搬されることを特徴とする表示装置。

【請求項 5】 前記複数の信号経路に設けられたバッファ素子と、前記出力経路に設けられたバッファ素子の両方を通過することによって前記目的の信号が所望の出力特性を得るべく、バッファ素子が分散的に配置されたことを特徴とする請求項 4 に記載の表示装置。

【請求項 6】 複数の画素回路を順次駆動する回路ブロックにおいて、最終段に位置する回路素子からコネクタピンに至る信号経路を有し、

この信号経路には、前記回路素子に近接するバッファ素子と、前記コネクタピンに近接するバッファ素子が設けられ、伝搬すべき信号が最終的に所望の出力特性を得るために必要な複数のバッファ素子が分散的に配置されたことを特徴とする信号伝搬回路。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】

本発明は信号伝搬回路および表示装置に関し、特に検査信号を出力する際に用いられる信号伝搬回路および表示装置に関する。

【0002】

【従来の技術】

近年、各種電気機器の表示装置として液晶ディスプレイが用いられるようになっており、次世代平面表示パネルとして有機 EL (Electro Luminescence) ディスプレイの利用が期待されている。これらディスプレイの表示方法としてアクティブマトリックス駆動方式を用いたディスプレイは、アクティブマトリックス型ディスプレイと呼ばれる。アクティブマトリックス型ディスプレイは、縦横に配置されたマトリクス状の複数の画素を有し、各画素にはスイッチ素子が配置される。また、マトリクス状の画素群は、輝度データを伝搬する信号線を駆動する信号線駆動回路および走査線を駆動する走査線駆動回路により順次選択され、データの書き込みが行われる。これらの信号線駆動回路および走査線駆動回路にお

いて、たとえば、シフトレジスタが用いられる。

【0003】

このようなアクティブマトリックス型ディスプレイの用途の広がりに伴い、画素へのデータ書き込みの方向を切り替え可能にするという要求が高まっている。たとえば、これらのディスプレイを最終製品である電気機器へ組み込む方法は電気機器の種類毎に異なり、組み込み方に応じてデータの書き込み方向を切り替える必要がある。

【0004】

さらに、ディスプレイ一体型の各種カメラにおいて、通常の被写体の撮影には通常表示、撮影者自身の撮影には鏡像表示等の切り替えが必要であり、この場合もデータの書き込み方向の切り替えが可能な駆動回路が要求される。

【0005】

このような要求を満たすために、双方向にデータの転送が可能なシフトレジスタを用いた信号線駆動回路や走査線駆動回路が開発されている（たとえば特許文献1参照）。

【0006】

ところで、上述したようなマトリクス型表示装置の信号線駆動回路や走査線駆動回路の動作状態を検査するために、信号線駆動回路や走査線駆動回路のシフトレジスタの最終段から出力される信号を調べる手法が開示されている（特許文献2参照）。このように、シフトレジスタの最終段から出力される信号を検査に用いることにより、トランジスタの劣化を検知することができる。

【0007】

【特許文献1】

特開平10-74060号公報

【特許文献2】

特開2000-131708号公報

【0008】

【発明が解決しようとする課題】

しかし、このような検査を行う場合、たとえばシフトレジスタの最終段と検査

信号出力端子であるコネクタピンとの距離が長いと、配線負荷の影響により出力信号の歪みが大きくなり、検査を精度よく行えないという問題が生じる。とくに、データの書き込み方向が切り替え可能な信号線駆動回路および走査線駆動回路においては、シフトレジスタの初段および最終段の双方からの信号を検査信号として取り出す必要がある。通常、信号線駆動回路および走査線駆動回路は、表示領域の周囲に配置されるため、シフトレジスタの初段および最終段は、それぞれ、表示領域の幅および高さに応じた距離を隔てて設けられる。したがって、信号線駆動回路および走査線駆動回路のシフトレジスタの初段および最終段の双方からの出力を精度よく取り出すためには、これらのシフトレジスタの配置および出力端子の配置を考慮して、出力信号の歪みを適切に回復する回路設計を行う必要がある。

【 0 0 0 9 】

本発明は、そうした課題に鑑みてなされたものであり、その目的は、配線負荷が大きい場合でも、回路素子から出力された信号の歪みを低減して所望の出力特性を得る技術の提供にある。本発明の別の目的は、データの書き込み方向が切り替え可能な表示装置において、いずれの方向にデータが書き込まれるときでも、回路素子から出力された信号を精度よく取り出す技術の提供にある。

【 0 0 1 0 】

【課題を解決するための手段】

本発明のある態様はそれぞれが異なる回路素子から出力される信号を伝搬する複数の信号経路と、それらが集結して形成されるひとつの出力経路とを含み、複数の信号経路にはそれぞれバッファ素子と、そのバッファ素子の出力を受けるスイッチ素子とが設けられ、そのスイッチ素子の出力どうしが結線されて出力経路が形成され、出力経路にはバッファ素子が設けられ、動作モードに応じて複数の信号経路のいずれかのスイッチ素子がオンとなって目的の信号が選択され、出力経路へ伝搬されることを特徴とする信号伝搬回路に関する。

【 0 0 1 1 】

このようにすれば、異なる回路素子から出力された信号は、それぞれ信号経路に配置されたバッファ素子を通して出力経路に出力されるので、各回路素子から

出力経路までの距離が遠くても、それぞれの信号経路において、配線負荷による信号特性の影響を回復することができる。さらに、出力経路においても、再度バッファ素子を通して配線負荷による信号の出力特性の影響を回復することができる。

【0 0 1 2】

ここで、バッファ素子は、複数の信号経路に設けられたバッファ素子と、出力経路に設けられたバッファ素子の両方を通過することによって目的の信号が所望の出力特性を得るべく、分散的に配置することができる。このように、バッファ素子を分散して配置することにより、それぞれのバッファ素子のサイズを小さくすることができる。

【0 0 1 3】

ここで、異なる回路素子はそれぞれ、複数の画素回路を順次駆動するブロックにおいて、駆動を正方向または逆方向で行う際に最終段となる回路素子であってよく、動作モードは、駆動を正方向または逆方向で行うことに対応して切り替えてよい。これにより、双方向に駆動を行うことのできる信号伝搬回路において、複数の回路素子の両端のいずれから信号が出力されても、配線負荷による信号の出力特性の影響を回復することができる。

【0 0 1 4】

本発明の別の態様は、複数の画素回路と、これらの画素回路を順次駆動する回路ブロックと、この回路ブロックにおいて、駆動を正方向または逆方向で行う際にそれぞれ最終段となる回路素子から出力される信号を伝搬する複数の信号経路と、それらの信号経路が集結して形成されるひとつの出力経路とを含み、複数の信号経路にはそれぞれバッファ素子と、そのバッファ素子の出力を受けるスイッチ素子とが設けられ、そのスイッチ素子の出力どうしが結線されて出力経路が形成され、出力経路にはバッファ素子が設けられ、回路ブロックにおける駆動の方向に応じて複数の信号経路のいずれかのスイッチ素子がオンとなって目的の信号が選択され、出力経路へ伝搬されることを特徴とする表示装置に関する。

【0 0 1 5】

このようにすれば、双方向にデータ書き込みが行える表示装置において、いず

れの方に書き込みを行う場合でも、最終段となる回路素子からの出力信号を、配線負荷による影響を回復して、所望の出力特性で得ることができる。

【0016】

ここで、バッファ素子は、複数の信号経路に設けられたバッファ素子と、出力経路に設けられたバッファ素子の両方を通過することによって目的の信号が所望の出力特性を得るべく、分散的に配置することができる。このように、バッファ素子を分散して配置することにより、それぞれのバッファ素子のサイズを小さくすることができる。

【0017】

本発明のまた別の態様は、複数の画素回路を順次駆動する回路ブロックにおいて、最終段に位置する回路素子からコネクタピンに至る信号経路を有し、この信号経路には、回路素子に近接するバッファ素子と、コネクタピンに近接するバッファ素子が設けられ、伝搬すべき信号が最終的に所望の出力特性を得るために必要な複数のバッファ素子が分散的に配置されたことを特徴とする信号伝搬回路に関する。

【0018】

このようにすれば、コネクタピンと最終段の回路素子との間の距離が離れていても、回路素子からの出力信号を、配線負荷による影響を回復して、所望の出力特性で得ることができる。

【0019】

なお、以上の構成要素の任意の組合せ、本発明の表現を方法に変換したものもまた、本発明の態様として有効である。

【0020】

【発明の実施の形態】

実施の形態においては、本発明を表示装置に適用した例を説明する。ここでは、表示装置としてアクティブマトリックス型有機ELディスプレイを想定する。以下、いくつかの実施の形態に分けて説明する。

【0021】

(第一の実施の形態)

本実施の形態において、データの書き込み方向を切り替え可能な表示装置に本発明を適用した場合について説明する。

【0 0 2 2】

図 1 は本発明の第一の実施の形態に係る表示装置の平面図である。

表示装置 1 0 は、表示領域 1 2 と、信号線駆動回路 1 4 と、走査線駆動回路 1 6 と、制御回路 1 8 とを有する。

【0 0 2 3】

表示領域 1 2 は、縦方向に m 行、横方向に n 列のマトリクス状に配置された複数の画素 2 0 を含む。各画素 2 0 は、その内部に光学素子 2 2 およびその画素回路 2 4 を含む。ここで、光学素子 2 2 は、発光素子として機能する有機発光ダイオード (O L E D : O r g a n i c L i g h t E m i t t i n g D i o d e) である。画素 2 0 の詳細については後述する。

【0 0 2 4】

表示領域 1 2 において、1 行目の画素 2 0 は第 1 の走査線 S L ₁ に接続され、2 行目の画素 2 0 は第 2 の走査線 S L ₂ に接続され、それ以降各行の画素 2 0 はそれぞれ対応する走査線に接続される。また、1 列目の画素 2 0 は第 1 の信号線 D L ₁ に接続され、2 列目の画素 2 0 は第 2 の信号線 D L ₂ に接続され、それ以降各列の画素 2 0 はそれぞれ対応する信号線に接続される。

【0 0 2 5】

信号線駆動回路 1 4 は n 本の信号線のそれぞれを駆動する。走査線駆動回路 1 6 は m 本の走査線のそれぞれを駆動する。信号線駆動回路 1 4 および走査線駆動回路 1 6 の構成の詳細は後述するが、本実施の形態において、信号線駆動回路 1 4 および走査線駆動回路 1 6 は、双方向シフトレジスタを含む。

【0 0 2 6】

制御回路 1 8 は、信号線駆動回路 1 4 および走査線駆動回路 1 6 それぞれに対して、これらに含まれるシフトレジスタを動作させるための水平クロック信号 C K H、水平スタート信号 H S T、垂直クロック信号 C K V、および垂直スタート信号 V S T を供給する。また、制御回路 1 8 は、信号線駆動回路 1 4 および走査線駆動回路 1 6 それぞれに対して、信号線駆動回路 1 4 および走査線駆動回路 1

6 のシフトレジスタのシフト方向を切り替える水平シフト方向切替信号 H C H および垂直シフト方向切り替え信号 V C H を供給する。水平シフト方向切替信号 H C H および垂直シフト方向切り替え信号 V C H が順方向を示す場合、図中、信号線は右方向に、走査線は下方向に順次選択される。水平シフト方向切替信号 H C H および垂直シフト方向切り替え信号 V C H が逆方向を示す場合、図中、信号線は左方向に、走査線は上方向に順次選択される。さらに、制御回路 18 は、信号線駆動回路 14 に映像信号 D a t a を供給する。映像信号 D a t a を供給するラインは、各画素 20 の光学素子 22 が発光する赤色 (R)、緑色 (G)、および青色 (B) の色毎に複数設けることができる。なお、本実施の形態において、図中、制御回路 18 と示しているのは、上記の各種信号を信号線駆動回路 14 または走査線駆動回路 16 に供給するコネクタピンである。

【0027】

表示装置 10 は、信号線駆動回路 14 の異なる回路素子から出力される信号をそれぞれ伝搬する第 1 の信号経路 28 および第 3 の信号経路 36 と、第 1 のバッファ部 30 および第 1 のスイッチ素子 32 を介して第 1 の信号経路 28 に接続された第 2 の信号経路 34 と、第 2 のバッファ部 38 および第 2 のスイッチ素子 40 を介して第 3 の信号経路 36 に接続された第 4 の信号経路 42 とを有する。第 2 の信号経路 34 と第 4 の信号経路 42 は集結される。表示装置 10 は、第 3 のバッファ部 44 を介して第 2 の信号経路 34 および第 4 の信号経路 42 に接続された第 1 の出力経路 46 をさらに有する。第 1 の出力経路 46 は制御回路 18 に接続され、信号線駆動回路 14 からの検査信号が取り出される。ここで、第 1 の信号経路 28 は、信号線駆動回路 14 において、第 1 の信号線 D L₁ を駆動するシフトレジスタの初段の回路素子からの出力信号を取り出す。また、第 3 の信号経路 36 は、信号線駆動回路 14 において、第 n の信号線 D L_n を駆動するシフトレジスタの最終段の回路素子からの出力信号を取り出す。

【0028】

表示装置 10 は、走査線駆動回路 16 の異なる回路素子から出力される信号を伝搬する第 5 の信号経路 48 および第 7 の信号経路 56 と、第 4 のバッファ部 50 および第 3 のスイッチ素子 52 を介して第 5 の信号経路 48 に接続された第 6

の信号経路 54 と、第 5 のバッファ部 58 および第 4 のスイッチ素子 60 を介して第 7 の信号経路 56 に接続された第 8 の信号経路 62 とを有する。第 6 の信号経路 54 と第 8 の信号経路 62 は集結される。表示装置 10 は、第 6 のバッファ部 64 を介して第 6 の信号経路 54 および第 8 の信号経路 62 に接続された第 2 の出力経路 66 をさらに有する。第 2 の出力経路 66 は制御回路 18 に接続され、走査線駆動回路 16 からの検査信号が取り出される。ここで、第 5 の信号経路 48 は、走査線駆動回路 16 において、第 1 の走査線 SL_1 を駆動するシフトレジスタの初段の回路素子からの出力信号を取り出す。また、第 7 の信号経路 56 は、走査線駆動回路 16 において、第 n の走査線 SL_n を駆動するシフトレジスタの最終段の回路素子からの出力信号を取り出す。

【0029】

ここで、第 1 のバッファ部 30、第 2 のバッファ部 38、第 3 のバッファ部 44、第 4 のバッファ部 50、第 5 のバッファ部 58、および第 6 のバッファ部 64 は、それぞれ複数のインバータ等のバッファ素子により構成することができる。これらのバッファ部のインバータの数はとくに限定されないが、第 1 のバッファ部 30 と第 3 のバッファ部 44 とに含まれるインバータの合計数、第 2 のバッファ部 38 と第 3 のバッファ部 44 とに含まれるインバータの合計数がそれぞれ偶数となるように設定される。また、第 4 のバッファ部 50 と第 6 のバッファ部 64 とに含まれるインバータの合計数、第 5 のバッファ部 58 と第 6 のバッファ部 64 とに含まれるインバータの合計数がそれぞれ偶数となるように設定される。また、これらのバッファ部のインバータは、制御回路 18 に近づくにつれ、ファンアウトが大きくなるように構成されるのが好ましい。なお、各バッファ部 30、38、44、50、58、および 64 は、通常为正論理のバッファ素子を用いて構成することもでき、この場合は、一経路上のバッファ素子の数は偶数でなくてもよい。

【0030】

第 1 のスイッチ素子 32 および第 2 のスイッチ素子 40 は、たとえば、相補的にオンオフが切り替わるトランジスタにより構成することができる。第 1 のスイッチ素子 32 および第 2 のスイッチ素子 40 には、水平シフト方向切替信号 HC

Hが入力されるように構成し、これらのオンオフの切り替えを行うようにすることができる。同様に、第3のスイッチ素子52および第4のスイッチ素子60とは、たとえば、相補的にオンオフが切り替わるトランジスタにより構成することができる。第3のスイッチ素子52および第4のスイッチ素子60には、垂直シフト方向切替信号VCHが入力されるように構成し、これらのオンオフの切り替えを行うようにすることができる。

【0031】

図2は、図1に示した信号線駆動回路14および走査線駆動回路16の内部構成の一例を示す図である。信号線駆動回路14は、信号線駆動用シフトレジスタ70と、信号線駆動用バッファ回路72と、スイッチ回路74を含む。

【0032】

図3は、図2に示した信号線駆動用シフトレジスタ70の内部構成の一例を示す図である。信号線駆動用シフトレジスタ70は、表示領域12の画素の列数に対応する第1から第nの信号線用レジスタ回路 $R_1 \sim R_n$ を含む。ここで、信号線用レジスタ回路 $R_1 \sim R_n$ は、たとえばフリップフロップ回路やラッチ回路により構成することができる。各信号線用レジスタ回路 $R_1 \sim R_n$ には、水平クロック信号CKHが入力される。また、初段の第1の信号線用レジスタ回路 R_1 および最終段の第nの信号線用レジスタ回路 R_n には、水平スタート信号HSTが入力される。さらに、各信号線用レジスタ回路 $R_1 \sim R_n$ には、水平シフト方向切替信号HCHが入力される。

【0033】

各信号線用レジスタ回路 $R_1 \sim R_n$ は、水平クロック信号CKHに同期して、水平シフト方向切替信号HCHに応じた方向に水平スタート信号HSTをシフトする。

【0034】

たとえば水平シフト方向切替信号HCHが順方向を示す場合、第1の信号線用レジスタ回路 R_1 にハイの水平スタート信号HSTが入力される。この場合、各信号線用レジスタ回路 $R_1 \sim R_n$ はこの順で順次ハイの信号を次の信号線用レジスタ回路に出力していく。この行において、最終段の第nの信号線用レジスタ回

路 R_n からのハイの信号は、第 3 の信号経路 3 6 に出力される。

【 0 0 3 5 】

一方、水平シフト方向切替信号 HCH が逆方向を示す場合、第 n の信号線用レジスタ回路 R_n にハイの水平スタート信号 HST が入力される。この場合、各信号線用レジスタ回路 $R_n \sim R_1$ はこの順で順次ハイの信号を次の信号線用レジスタ回路に出力していく。この行において、初段の第 1 の信号線用レジスタ回路 R_1 からのハイの信号は、第 1 の信号経路 2 8 に出力される。

【 0 0 3 6 】

ハイの信号が入力された信号線用レジスタ回路 $R_1 \sim R_n$ は水平クロック信号 CKH に同期して各信号線 $Q_1 \sim Q_n$ にハイを出力する。

【 0 0 3 7 】

図 2 に戻り、スイッチ回路 7 4 は、表示領域 1 2 の画素の列数に対応する第 1 から第 n のトランジスタ $Tr_1 \sim Tr_n$ を含む。第 1 から第 n のトランジスタ $Tr_1 \sim Tr_n$ のドレイン電極（ソース電極）には、データ線 $Data$ から輝度データが入力される。信号線駆動用シフトレジスタ 7 0 から出力されたハイの信号は、信号線駆動用バッファ回路 7 2 を介して第 1 から第 n のトランジスタ $Tr_1 \sim Tr_n$ のゲートに印加される。これにより、第 1 から第 n のトランジスタ $Tr_1 \sim Tr_n$ は順次オンとなる。第 1 から第 n のトランジスタ $Tr_1 \sim Tr_n$ がオンとなると、対応する第 1 から第 n の信号線 $DL_1 \sim DL_n$ には輝度データが流れる。

【 0 0 3 8 】

走査線駆動回路 1 6 は、走査線駆動用シフトレジスタ 7 6 および走査線駆動用バッファ回路 7 8 を含む。走査線駆動用シフトレジスタ 7 6 は、表示領域 1 2 の行数に対応する m 個の走査線用レジスタ回路を含む。走査線駆動用シフトレジスタ 7 6 においても信号線駆動用シフトレジスタ 7 0 と同様、各走査線用レジスタ回路には垂直クロック信号 CKV が入力される。また、初段の走査線用レジスタ回路および最終段の走査線用レジスタ回路には、垂直スタート信号 VST が入力される。さらに、各走査線用レジスタ回路には垂直シフト方向切替信号 VCH が入力される。各走査線用レジスタ回路は、垂直クロック信号 CKV に同期して、

垂直シフト方向切替信号 VCH に応じた方向に垂直スタート信号 VST をシフトする。初段または最終段の走査線用レジスタ回路にハイの垂直スタート信号 VST が入力されると、各走査線用レジスタ回路は順方向または逆方向に順次ハイの信号を次の走査線用レジスタ回路に出力していく。ハイの信号が入力された走査線用レジスタ回路は垂直クロック信号 CKV に同期して各走査線 $SL_1 \sim SL_n$ にハイを出力する。このとき、最終段または初段の走査線用レジスタ回路からのハイの信号は、第 7 の信号経路 56 または第 5 の信号経路 48 に出力される。

【0039】

図 4 は、図 1 に示した画素 20 の構成を示す回路図である。画素 20 は、画素回路 24 および光学素子 22 を有する。画素回路 24 は、薄膜トランジスタ (Thin Film Transistor: 以下、単にトランジスタという) であるスイッチング用トランジスタ 80 および光学素子 22 を駆動する駆動用トランジスタ 82、ならびに容量 C を含む。

【0040】

スイッチング用トランジスタ 80 において、ゲート電極は第 1 の走査線 SL_1 に接続され、ドレイン電極 (またはソース電極) は第 1 の信号線 DL_1 に接続され、ソース電極 (またはドレイン電極) は駆動用トランジスタ 82 のゲート電極および容量 C の一方の電極に接続される。容量 C の他方の電極は駆動用トランジスタ 82 のソース電極に接続される。

【0041】

駆動用トランジスタ 82 において、ソース電極は光学素子 22 のアノードに接続され、ドレイン電極は電源線 26 に接続され、実際に光学素子 22 を発光させるための電圧 V_{dd} が印加される。

【0042】

光学素子 22 は、アノードとカソードとの間に挟まれた発光素子層を含む。光学素子 22 のアノードは駆動用トランジスタ 82 のソース電極に接続され、カソードは接地される。

【0043】

次に、図 1～4 を参照して、本実施の形態における表示装置 10 の動作を説明

する。

まず、信号線が順方向に駆動される場合について説明する。この場合、まず、信号線駆動回路 1 4 において、第 1 の信号線用レジスタ回路 R_1 にハイの水平スタート信号 HST が入力される。走査線駆動回路 1 6 においても同様に、初段の走査線用レジスタ回路にハイの垂直スタート信号 VST が入力される。これにより、第 1 の信号線用レジスタ回路 R_1 および初段の走査線用レジスタ回路からハイの信号が出力され、第 1 の信号線 DL_1 には所望の輝度データが、第 1 の走査線 SL_1 にはハイの信号がそれぞれ出力される。したがって、第 1 の信号線 DL_1 および第 1 の走査線 SL_1 が交差する位置の画素 2 0 が選択され、この画素 2 0 の光学素子 2 2 に輝度データの書き込みが行われる。

【0 0 4 4】

この後、1 行目の画素が右方向に順次選択されていく。最終列の第 n の信号線用レジスタ回路 R_n が選択されて次の水平クロック信号 CKH が入力されると、第 n の信号線用レジスタ回路 R_n は第 3 の信号経路 3 6 にハイを出力する。第 3 の信号経路 3 6 に出力されたハイの信号は、第 2 のバッファ部 3 8 で増幅される。このとき、第 2 のスイッチ素子 4 0 はオンとなっているので、この信号は第 2 のスイッチ素子 4 0 および第 4 の信号経路 4 2 を介して第 3 のバッファ部 4 4 に入力され、さらに増幅された後、第 1 の出力経路 4 6 を通じて制御回路 1 8 から取り出される。

【0 0 4 5】

また、第 1 の信号線用レジスタ回路 R_1 に水平スタート信号 HST が入力されるタイミングで、再び第 1 の信号線用レジスタ回路 R_1 に水平スタート信号 HST が入力される。このとき、第 n の信号線用レジスタ回路 R_n からのハイの信号は、再び第 1 の信号線用レジスタ回路 R_1 に入力されるように構成していてもよい。

【0 0 4 6】

同様のタイミングで、走査線駆動回路 1 6 において、2 段目の走査線用レジスタ回路にハイが出力される。この後、1 行目の画素と同様に 2 行目の画素が右方向に順次選択されていく。2 行目の画素への輝度データの書き込みが終了すると

3 行目、4 行目・・・と同様の処理が行われ、次いで最終段の m 行目の画素への輝度データの書き込みが行われる。

【0 0 4 7】

最終段の走査線用レジスタ回路が選択されて次の垂直クロック信号 CKV が入力されると、最終段の走査線用レジスタ回路は第7の信号経路56にハイを出力する。第7の信号経路56に出力されたハイの信号は、第5のバッファ部58で増幅される。このとき、第4のスイッチ素子60はオンとなっているので、この信号は第4のスイッチ素子60および第8の信号経路62を介して第6のバッファ部64に入力され、さらに増幅された後、第2の出力経路66を通じて制御回路18から取り出される。

【0 0 4 8】

次に、信号線が逆方向に駆動される場合について説明する。この場合、信号線駆動回路14および走査線駆動回路16において、最終段の第 n の信号線用レジスタ回路 R_n にハイの水平スタート信号 HST 、および最終段の走査線用レジスタ回路にハイの垂直スタート信号 VST がそれぞれ入力される。これにより、第 n の信号線用レジスタ回路 R_n および最終段の走査線用レジスタ回路からハイの信号が出力され、第 n の信号線 DL_n には所望の輝度データが、第 m の走査線 SL_m にはハイの信号がそれぞれ出力される。したがって、第 n の信号線 DL_n および第 m の走査線 SL_m が交差する位置の画素20が選択され、この画素20の光学素子22に輝度データの書き込みが行われる。

【0 0 4 9】

この後、 m 行目の画素が左方向に順次選択されていく。初段の第1の信号線用レジスタ回路 R_1 が選択されて次の水平クロック信号 CKH が入力されると、第1の信号線用レジスタ回路 R_1 は第1の信号経路28にハイを出力する。第1の信号経路28に出力されたハイの信号は、第1のバッファ部30で増幅される。このとき、第1のスイッチ素子32はオンとなっているので、この信号は第1のスイッチ素子32および第2の信号経路34を介して第3のバッファ部44に入力され、さらに増幅された後、第1の出力経路46を通じて制御回路18から取り出される。

【0050】

これ以降、信号線が順方向に駆動される場合と逆に、 $m-1$ 行目、 $m-2$ 行目
・・・と同様の処理が行われ、次いで、初段の 1 行目の画素への書き込みが行われる。

【0051】

初段の走査線用レジスタ回路が選択されて次の垂直クロック信号 CKV が入力されると、初段の走査線用レジスタ回路は第 5 の信号経路 48 にハイを出力する。第 5 の信号経路 48 に出力されたハイの信号は、第 4 のバッファ部 50 で増幅される。このとき、第 4 のスイッチ素子 52 はオンとなっているので、この信号は第 4 のスイッチ素子 52 および第 6 の信号経路 54 を介して第 6 のバッファ部 64 に入力され、さらに増幅された後、第 2 の出力経路 66 を通じて制御回路 18 から取り出される。

【0052】

次に、図 4 を参照して、第 1 の信号線 DL_1 および第 1 の走査線 SL_1 が選択されたときの画素 20 の動作を説明する。まず、第 1 の走査線 SL_1 を選択してスイッチング用トランジスタ 80 をオンとした後、第 1 の信号線 DL_1 にデータ電位を与える。このとき、容量 C の電極の電位が上昇する。同時に、駆動用トランジスタ 82 のゲート電極の電位も容量 C の電極の電位と同じに推移する。

【0053】

駆動用トランジスタ 82 のゲート電極の電位が所定値以上になると、その電圧に応じた電流が電源線 26 から光学素子 22 に流れ、光学素子 22 が発光する。第 1 の走査線 SL_1 を非選択としても、駆動用トランジスタ 82 のゲート電位は保持されるので、光学素子 22 は、駆動用トランジスタ 82 のゲート電極に印加されるデータ電位に応じた輝度で発光しつづける。

【0054】

以上のように、本実施の形態における表示装置 10 によれば、信号線駆動回路 14 の初段または最終段のいずれから信号が出力される場合であっても、第一のバッファ部 30 または第二のバッファ部 40 により信号値を増幅させ、次いで第三のバッファ部 44 によりさらに信号値を増幅させるので、配線負荷の大きい場

合でも、信号波形のゆがみを少なくすることができる。また、同様の処理により、走査線駆動回路 16 からの出力も、信号波形のゆがみを少なくすることができる。

【0055】

(第二の実施の形態)

本実施の形態において、データの書き込み方向が固定された表示装置に本発明を適用した場合について説明する。

【0056】

図5は本発明の第二の実施の形態に係る表示装置の平面図である。

表示装置 100 は、表示領域 102 と、信号線駆動回路 104 と、走査線駆動回路 106 と、制御回路 128 とを有する。ここで、信号線駆動回路 104 および走査線駆動回路 106 は、第一の実施の形態における信号線駆動回路 14 および走査線駆動回路 16 と同様、それぞれ複数の回路素子を含む。本実施の形態において、複数の回路素子は一方向にのみシフトするレジスタ回路である。

【0057】

表示装置 100 は、信号線駆動回路 104 の最終段の回路素子からの出力信号を取り出す第9の信号経路 108 と、第7のバッファ部 110 を介して第9の信号経路 108 に接続された第10の信号経路 112 と、第8のバッファ部 114 を介して第10の信号経路 112 に接続された第3の出力経路 116 とを有する。また、表示装置 100 は、走査線駆動回路 106 の最終段の回路素子からの出力信号を取り出す第11の信号経路 118 と、第9のバッファ部 120 を介して第11の信号経路 118 に接続された第12の信号経路 122 と、第10のバッファ部 124 を介して第12の信号経路 122 に接続された第4の出力経路 126 とを有する。第3の出力経路 116 および第4の出力経路 126 は、制御回路 128 に接続され、信号線駆動回路 104 および走査線駆動回路 106 からの検査信号がそれぞれ取り出される。

【0058】

ここで、第7のバッファ部 110 は信号線駆動回路 104 に近接して設けられ、第8のバッファ部 114 は制御回路 128 に近接して設けられる。このように

、複数のバッファ部 1 1 0 および 1 1 4 が信号線駆動回路 1 0 4 の最終段のレジスタ回路から制御回路 1 2 8 までの経路状に分散的に配置されるので、制御回路 1 2 8 において、信号線駆動回路 1 0 4 からの出力信号を所望の出力特性で得ることができる。走査線駆動回路 1 0 6 からの出力信号についても同様である。

【 0 0 5 9 】

なお、図示していないが、制御回路 1 2 8 は、信号線駆動回路 1 0 4 に水平クロック信号 C K H、水平スタート信号 H S T、および映像信号 D a t a を供給し、走査線駆動回路 1 0 6 に垂直クロック信号 C K V および垂直スタート信号 V S T を供給する。なお、本実施の形態においても、図中制御回路 1 2 8 と示しているのは、上記の各種信号を信号線駆動回路 1 0 4 または走査線駆動回路 1 0 6 に供給するコネクタピンである。

【 0 0 6 0 】

以上のように、本実施の形態における表示装置 1 0 0 によれば、信号線駆動回路 1 0 4 の最終段から制御回路 1 2 8 までの距離が長く、配線負荷の大きい場合でも、信号波形のゆがみを少なくすることができる。

【 0 0 6 1 】

以上、本発明を実施の形態をもとに説明した。この実施の形態は例示であり、それらの各構成要素や各処理プロセスの組合せにいろいろな変形が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。以下、そうした例を述べる。

【 0 0 6 2 】

図 4 に示したスイッチング用トランジスタは、ふたつ以上直列におかれてもよい。その際、電流増幅率など、それらのトランジスタの特性を異ならせてもよい。例えば、駆動用トランジスタに近い側のトランジスタの電流増幅率を低めに設定すれば、漏れ電流を減らす効果大きい。

【 0 0 6 3 】

さらに、これらのスイッチング用トランジスタと駆動用トランジスタの特性を異ならせるようにしてもよい。例えば、駆動用トランジスタの電流増幅率を小さくした場合、同じ輝度レンジに対応する設定データのレンジが広がるため、輝度

の制御が容易になる。

【0064】

本発明は、表示装置への適用に限定されず、たとえばシフトレジスタを用いた装置に広く適用することができる。また、実施の形態においては、表示装置としてアクティブマトリックス型有機ELディスプレイを想定して説明したが、表示装置として液晶を用いることもできる。

【0065】

実施の形態においては、信号線駆動回路および走査線駆動回路の双方から検査信号を取り出す例を説明したが、いずれか一方のみから検査信号を取り出す構成とすることもできる。

【0066】

【発明の効果】

本発明によれば、配線負荷が大きい場合でも、回路素子から出力された信号の歪みを低減して所望の出力特性を得ることができる。また、本発明によれば、データの書き込み方向が切り替え可能な表示装置において、いずれの方向にデータが書き込まれるときでも、回路素子から出力された信号を精度よく取り出すことができる。

【図面の簡単な説明】

【図1】 本発明の第一の実施の形態に係る表示装置の平面図である。

【図2】 図1に示した信号線駆動回路および走査線駆動回路の内部構成の一例を示す図である。

【図3】 図2に示した信号線駆動用シフトレジスタの内部構成の一例を示す図である。

【図4】 図1に示した画素20の構成を示す回路図である。

【図5】 本発明の第二の実施の形態に係る表示装置の平面図である。

【符号の説明】


10 表示装置、 12 表示領域、 14 信号線駆動回路、 16 走査線駆動回路、 18 制御回路、 20 画素、 22 光学素子、 画素回路24、 第1のバッファ部30、 32 第1のスイッチ素子、 34 第2の信

号経路、 36 第3の信号経路、 38 第2のバッファ部、 40 第2の
スイッチ素子、 42 第4の信号経路、 44 第3のバッファ部、 46
第1の出力経路、 48 第5の信号経路、 50 第4のバッファ部、 52
第3のスイッチ素子、 54 第6の信号経路、 56 第7の信号経路、
58 第5のバッファ部、 60 第4のスイッチ素子、 62 第8の信号経
路、 64 第6のバッファ部、 66 第2の出力経路、 70 信号線駆動
用シフトレジスタ、 72 信号線駆動用バッファ回路、 74 スイッチ回路
、 76 走査線駆動用シフトレジスタ、 78 走査線駆動用バッファ回路、
80 スイッチング用トランジスタ、 82 駆動用トランジスタ、 100
表示装置、 102 表示領域、 104 信号線駆動回路、 106 走査
線駆動回路、 108 第9の信号経路、 110 第7のバッファ部、 11
2 第10の信号経路、 114 第8のバッファ部、 116 第3の出力経
路、 118 第11の信号経路、 120 第9のバッファ部、 122 第
12の信号経路、 124 第10のバッファ部、 126 第4の出力経路、
128 制御回路


【書類名】 図面

【図 1】


10




【図 2】



【図 3】




【図 4】



20

【図 5】



【書類名】 要約書

【要約】

【課題】 配線負荷が大きい場合でも、回路素子から出力された信号の歪みを低減する。

【解決手段】 信号線駆動回路 1 4 および走査線駆動回路 1 6 は双方向に駆動可能である。表示装置 1 0 は、信号線駆動回路 1 4 をいずれかの方向で駆動する際に、最終段となる回路素子から出力される信号を伝搬する信号経路 3 6 および 4 2 ならびに 2 8 および 3 4 と、これらの信号経路が集結して形成される出力経路 4 6 とを含む。信号経路 3 6 および 4 2、信号経路 2 8 および 3 4、および出力経路 4 6 には、それぞれ、バッファ部 3 8 およびスイッチ素子 4 0、バッファ部 3 0 およびスイッチ素子 3 2、およびバッファ部 4 4 が設けられる。信号線駆動回路 1 4 における駆動の方向に応じてスイッチ素子 4 0 または 3 2 がオンとなって目的の信号が出力経路 3 4 へ伝搬される。走査線駆動回路 1 6 においても同様に行われる。

【選択図】 図 1

特願 2 0 0 2 - 2 8 3 3 9 7

出 願 人 履 歷 情 報

識別番号 [0 0 0 0 0 1 8 8 9]

1. 変更年月日 1 9 9 0 年 8 月 2 4 日
[変更理由] 新規登録
住 所 大阪府守口市京阪本通 2 丁目 1 8 番地
氏 名 三洋電機株式会社
2. 変更年月日 1 9 9 3 年 1 0 月 2 0 日
[変更理由] 住所変更
住 所 大阪府守口市京阪本通 2 丁目 5 番 5 号
氏 名 三洋電機株式会社